可配置分段式FFE高速SerDes發(fā)送端設計

摘要： 基于28 nm CMOS工藝實現(xiàn)56 Gb/s NRZ和112 Gb/s PAM-4雙模發(fā)送端設計，均衡采用一個數(shù)據(jù)多路復用架構，支持完全可配置的分段式前向反饋均衡(FFE),終端輸出網絡采用帶有上拉電流源的電流模式邏輯(CML)驅動拓撲結構。關鍵的電路結構和技術包括：依靠段落分配模塊對FFE的段落進行分配，實現(xiàn)抽頭權重的粗調；采用預充型1-UI脈沖發(fā)生器+4∶1 MUX架構改... （共6頁）