等離子體刻蝕建模中的電子碰撞截面數(shù)據(jù)

摘要： 半導(dǎo)體芯片是信息時(shí)代的基石,諸如大數(shù)據(jù)、機(jī)器學(xué)習(xí)、人工智能等新興技術(shù)領(lǐng)域的快速發(fā)展離不開源自芯片層面的算力支撐.在越來(lái)越高的算力需求驅(qū)動(dòng)下,芯片工藝不斷追求更高的集成度與更小的器件體積.作為芯片制造工序的關(guān)鍵環(huán)節(jié),刻蝕工藝因此面臨巨大的挑戰(zhàn).基于低溫等離子體處理技術(shù)的干法刻蝕工藝是高精細(xì)電路圖案刻蝕的首選方案,借助等離子體仿真模擬,人們已經(jīng)能夠在很大程度上縮小實(shí)驗(yàn)探索的范圍,在... （共25頁(yè)）