基于FPGA的單光子時間數(shù)字轉(zhuǎn)換器設計

摘要： 針對單光子計數(shù)器對高速飛行光子時間測量的高分辨率要求，傳統(tǒng)的TDC在時間測量上存在誤差較大的不足。本文設計了一種利用FPGA內(nèi)部邏輯延遲單元Carry4級聯(lián)構建延遲鏈的TDC。該方法首先使用子鏈平均的方式進行數(shù)據(jù)采樣，避免數(shù)據(jù)“氣泡”。其次，結合碼密度測試和bin-by-bin校準將各級延遲單元寬度校準至接近均勻?qū)挾?，提高系統(tǒng)的測量精度。最后，通過Vivado軟件仿真并燒錄至Z... （共6頁）